Lapoan Akhir Percobaan 2

 

Lapoan Akhir Percobaan 2

Laporan Akhir - Percobaan 2 - Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

    1. Jurnal
    2. Alat dan Bahan
    3. Rangkaian Simulasi
    4. Prinsip Kerja Rangkaian

    5. Video

    6. Analisa

    7. Download

1. Jurnal  [Kembali]

2. Alat dan Bahan [Kembali]

A.  Panel DL2203D

B.  Panel DL2203S

C. Panael DL2203C

Module D'Lorenzo

Jumper

e.  IC 74LS112A (JK filp flop)

f. Switch (SW-SPDT)

Gambar 7. Switch

g. Power Supply

h. Logicprobe atau LED

Gambar 8. Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian 

Pada percobaan 2 terdapat T Flip flop dimana T flip flop merupakan perkembangan dari JK flip flop. untuk J dan K dihubungkan  dengan VCC. B1 dihubungkan ke pin S, B0 dihubungkan ke  R, dan B2 dihubungkan ke CLK. Untuk pin S dan R bersifat aktif low, dimana akan aktif apabila berlogika 0. Pada rangkaian percobaan diatas apabila di simulasikan maka B1 = S = 0, B0 = R = 1. karena aktif low, maka flip-flop akan dalam keadaan SET, dimana output Q akan berlogika 1 dan komplemennya Q' berlogika 0. Pada percobaan, B1, B0, dan B2 divariasikan.

1. Pada percobaan  variasi 1 apabila B1= 1, B0 = 0, B2 = Don't Care sedangkan pin S dan R aktif low, maka flip-flop dalam keadaan Reset. Sehingga output akan berlogika 0 dan komplemennya berlogika 1.
2. Pada percobaan  variasi 2 apabila B1= 0, B0 = 1, B2 = Don't Care sedangkan pin S dan R aktif low, maka flip-flop dalam keadaan set.  Sehingga output akan berlogika 1 dan komplemennya berlogika 0.
3. Pada variasi 3, Apabila B1= 0, B0 = 0, B2 = Don't Care maka pin S dan R bersifat aktif low yang mana ia akan aktiv pada logika 0,sehinnga karena kedua input aktiv maka keluarannya bernilai Q=1 dan Q'=1 sehingga terjadi kondisi terlarang 
4. Pada variasi 4 B1= 1, B0 = 1, B2 =clock, yang mana RS bersifat aktiv low, namun karena kedua input pada pin R dan S sama-sama bernilai 1 dan tidak aktiv, maka terdapat clock yang berfungsi untuk penentu output berubah sehingga keluarannya menjadi toggle yaitu berganti dari 1 ke 0 dan sebaliknya

5. Video Rangkaian 

6. Analisa 

1. Apa yang terjadi jika B1 diganti CLK pada kondisi 2?

= Outputnya mengalami perubaahan sumber yang digunakan

2. Bandingkan hasil percobaan dengan teori!

= Hasil yang didapat pada percobaan dengan teori adalah sama.

3. Apa fungsi masing-masing kaki Flip-Flop yang digunakan?                                                    

=

J: Kaki J digunakan sebagai input untuk mengatur nilai yang akan disimpan dalam flip-flop ketika sinyal clock aktif dan flip-flop berada dalam kondisi tertentu.

K: Kaki K digunakan sebagai input untuk mengatur nilai yang akan dihapus (reset) dalam flip-flop ketika sinyal clock aktif dan flip-flop berada dalam kondisi tertentu.

CLK (Clock): Kaki ini menerima sinyal clock yang digunakan untuk mengatur waktu kapan data akan disimpan atau diperbarui dalam flip-flop.

Q (Output): Kaki ini merupakan output flip-flop yang menghasilkan nilai yang disimpan di dalamnya.

Q' (Negasi Output): Kaki ini menghasilkan keluaran komplementer (nilai kebalikan) dari output Q. Jika Q adalah 1, maka Q' adalah 0, dan sebaliknya.             

    

7. Link Download

1. HTML

2. Rangkaian

3. Video